アカウント名:
パスワード:
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
吾輩はリファレンスである。名前はまだ無い -- perlの中の人
とりあえず思った問題点。 (スコア:5, 興味深い)
現状のセキュアド試験は新しい試験のカテゴリでレベル2+位の難易度だし、
事実上エンドユーザの資格は廃止ってことだよね。・・ホントにそれでいい
の？エンドユーザも技術者と対等にコミュニケーションを取れるようにってい
うのは一見正論だが、新試験が現行のテクニカルエンジニア試験並みの難易
度になったら、エンドユーザは誰も取りにいかないのは明白。
現行のセキュアドって、IPAにとってなんだったの？
・レベル２の新基情報処理試験
新試験ではプログラム問題が二問から一問になり、かつエンドユーザーの受験に配
慮して、非言語依存の「論理的思考を試す問題」も選択可能になる。
Cもアセンブリ言語も勉強せずとも受かる試験になるわけだが、そんな資格はIT業界の
人たちには（今まで以上に）不要なのでは？
Re:とりあえず思った問題点。 (スコア:1)
>Cもアセンブリ言語も勉強せずとも受かる試験になるわけだが、そんな資格はIT業界の
>人たちには（今まで以上に）不要なのでは？
私の周りにはCもアセンブリも書けない人ばかりです。また、アセンブリに対しては「ハァ? 今更?」という人で溢れています。
おそらく、多く求められている人材にCもアセンブリも必要とはされていないでしょう。
その結果どうなるかは、お察しの通りなんだと思いますが。
Re:とりあえず思った問題点。 (スコア:3, 興味深い)
言語仕様を知ったら適切なプログラミングできるだけの応用力が欲しいだけ。
Re:とりあえず思った問題点。 (スコア:2, すばらしい洞察)
「Cもアセンブリも知らなーい」の現場でそれを期待できると思ってのコメントでしょうか。
何か二つ以上が、多少なりとも扱えないと実際にその領域には達せませんよね。
# 「何か」とは言いましたが、アセンブリの代用はない気がします
## 最近ちらっと勉強して、それを思い知らされました
Re:とりあえず思った問題点。 (スコア:2, おもしろおかしい)
マイコン使って何かをするのであって、かつ動作を変更することがないのなら
VHDLとかの回路記述言語でステートマシンを１から記述して、FPGAに実装・・・
いや、すぐに人間の頭では追えなくなると思いますが。
ごめんなさい。
Re:とりあえず思った問題点。 (スコア:1)
「ロジック部分はVHDLで記述しているので、具体的な構成は把握していない。」
という回答が返ってきました。
試しに配線図を読め、と要求すると、そんなことは現実的に不可能、と言って
突っぱねられました。
そもそも元コメントは、純粋なプログラムの話をしていたのだと思いますが。。
Re:とりあえず思った問題点。 (スコア:1)
「アセンブリ言語の代用」という意味では、目的がもしマイコンで何らかの
制御を行わせたいのであって、かつそのプログラム部分を書き換える事が無いのであれば
HDLで動作的に等価なステートマシンを記述してFPGAに乗っけてしまっても
同じこと出来ます(見かけ上全く同じ動作が期待できます)よね、ということを言ったのですが。
（プログラム部分を書き換えるような動作でも可能ではあると思いますが、
こんなのを状態遷移図で書くのはもはやファンタジーの住人ですよね）
あと、
＞「ロジック部分はVHDLで記述しているので、具体的な構成は把握していない。」
これは当然のことかと思いますが・・・
＞配線図を読め
論理合成ツールが具体的にどのように実装されているのか存じないのですが、
ＨＤＬでＲＴＬレベルで記述してもモジュールごとに合成されるとは限らないと聞きました。
ビヘイバーレベルの記述が混じればなおさらの事ですよね。
元ＡＣの方が何故
＞「何か」とは言いましたが、アセンブリの代用はない気がします
とお考えになったのか解らないのですが、僕にはアセンブリ言語が特別なものとは思えませぬー
#申し訳ありませんが「純粋なプログラムの話」とはどういう意味でしょうか・・・
ごめんなさい。
Re:とりあえず思った問題点。 (スコア:1)
おかしなことを言っていれば、ご指摘、ご教示いただけると幸いです。
まず、最初に考えたのは、fukaponさんが考えていたのはPCなどの計算機上で
動かすプログラムの話をしているのでは？ということです。
ハードを直接叩くようなプログラムを想定して、アセンブリに代わるもの
は無い、という類の話です。
また、プログラムを書く上で、CPUの動作がどうなっているかを知ることは
有益だと思いますが、アセンブリはCPUの動作を知るのに、最適な言語と
思われます。
AnomalousCowardのしていた、uCやFPGAの話とは噛み合ってないんじゃないか
と感じたので、ちょっと、ちゃちゃをいれてみました。(^-^;
私のコメント自体は、対して意味は無いので無視しちゃってください。
VHDLとかハードっぽいイメージがあるけど、全然ハードは意識してないのね、
ってことを最近知って、そのときの話を思い出しただけです。
Re:とりあえず思った問題点。 (スコア:1)
解らなくて申し訳ないんですが、基本的にプログラムっていうのは
全てＣＰＵというステートマシン [wikipedia.org]内部の状態遷移表 [wikipedia.org]として
考える事ができるのですよ。
そして、プログラムが自分自身（プログラム自体）を書き換えることが無ければ
どんなに長くて複雑なプログラムであっても、遷移状態数が有限の有限状態機械として
見ることができるので、ＨＤＬで同じ状態遷移を記述してやって、同じタイミングで
I/Oポートに信号が出すようにすれば見かけ上全く同じ動作をする、ということなのです。
プロセッサの動作を命令サイクルごとに見た場合（命令実行ごとに状態が遷移すると考えた場合）、
アセンブリ言語は最も基本的な言語なのですが、１命令サイクル≠１クロックサイクルなので、
ＣＰＵの内部状態がクロックごとにどのように変化をしているかを考え出すと、
「代わりが無い」とはいえないなー、と情報科の僕は思ってしまうわけです。
で、
＞VHDLとかハードっぽいイメージがあるけど、全然ハードは意識してないのね、
についてなのですが、VHDLやVerilog HDLなどの回路記述言語って記述自体は
標準ロジックＩＣのポートを繋いでいくがのごとくＲＴＬ（レジスタ転送レベル） [wikipedia.org]で記述できるのですが、
(関係ないんですが、ALTERAのQuartus IIだと実際に標準ロジックＩＣなモジュールを
繋いで回路を作る事も出来ます、トラ技２００６年の４月号のチュートリアルはそれでやってますね）
実際にコードから回路を合成する論理合成という段階では、ただ単にモジュールのポートを
繋ぎ合わせるのではなくてポートからの全ての入力の組み合わせに対してどのような状態遷移をするか、
というシミュレーションを行って等価な動作をする回路を合成ツールが自動で作り上げる、
ってなことをしてるようなのです。だから、自分がＨＤＬで書いたモジュールが実際に
どのようなゲートの組み合わせで実装されるかプログラマには予想できない、って話なんだと思います。
そもそも複雑さがＧＡＬのヒューズマップとかのレベルではないので。
ＲＴＬよりさらに抽象的なビヘイビアレベルで記述したコードがどのように実現されるかは
論理合成(動作合成)ツールを作った人にしかわからんと思います。
#というか情報科だとHDLでCPUを作ってFPGA実際に動かすとかやらされるんですよ。
#幸いなことに、うちの大学だとDRAMの制御とかまで覚える必要は無いのですが・・・
ごめんなさい。
Re:とりあえず思った問題点。 (スコア:1)
>まず、最初に考えたのは、fukaponさんが考えていたのはPCなどの計算機上で
>動かすプログラムの話をしているのでは？ということです。
ということです。
VHDLだぁなんだぁってのは全然わかりません... orz